“超流水”和“超标量”设计是提升单个微处理器核心之性能的主要手段。但是，随着流水线级数的加深或者每个时钟周期发射的指令数增多，分支指令跳转引发的额外开销也加增，导致平均每条指令执行所需要的周期数(CPI)变差;因而在高性能微处理器设计中，分支预测技术的实现是保证处理器性能不可缺少的手段。　　分支方向预测器(BDP: Branch Direction Predictor)和分支目标缓冲器(BTB:Branch Target Buffer)是最常见的分支预测技术。BDP对分支指令的分支方向进行动态预测，BTB可在分支指令译码前提早输出分支目标地址，BDP与BTB结合就能减少甚至消除分支开销。通常BTB的实现上包含了简单的BDP功能，但传统BTB的实现方式在提高性能的同时，在功耗和芯片面积方面付出较大代价;本文提出较为新颖的BTB结构和功能来达到嵌入式微处理器芯片设计中更好的性能/功耗/面积的平衡。　　返回地址栈(RAS: Return Address Stack)是针对功能调用(CALL)和返回（RETURN）的特殊优化，用以提高对RETURN指令之返回地址的预测准确率。本文介绍一种新的RAS结构和处理RAS溢出及错位的方法，用微小的RAS硬件代价获得较大的性能提升。　　本文提出的以可配置性和可综合性BTB和RAS设计为核心特色的分支预测方案，在保证较高分支预测准确率的前提下，大大地降低了分支预测机制本身带来的功耗开销，该技术已在基于MIPS32指令集体系结构的八级流水线嵌入式微处理器M8Score的设计中实现。