存储系统是航测系统的关键组成部分，随着高分辨率、高频帧CCD相机在航测中的广泛使用，不仅要求存储系统可以对航测数据进行高速稳定的存储，还要能克服空天等恶劣环境。针对这些要求，本文提出了基于PCIE固态硬盘的嵌入式存储技术，就存储系统的硬件平台搭建和数据流设计的相关技术问题进行了研究。针对硬件平台的搭建，本文深入研究了PCIE协议和CPCIE规范，提出了设计方案，采用PCIE固态硬盘的结构，以NAND Flash作为固态存储芯片，以PCIE高速接口作为板卡接口，按照CPCIE3U规范设计。根据提出的设计方案和性能要求，完成了芯片选型、硬件原理图及PCB的设计。该设计方案一方面依靠CPCIE规范的高速高带宽的背板连接、抗恶劣环境和紧密耦合等优点，提升了系统的可靠性和性能；另一方面借助于固态存储芯片NAND Flash的功耗小、体积小、抗震能力强等优点，使系统的可靠性得以增强，体积和功耗也得以降低。针对数据流设计，在硬件平台的基础上，本文提出了一种系统数据流的设计方案，存储系统数据流在EDK中设计完成，以MicroBlaze处理器为系统CPU，以Standalone嵌入式操作系统作为操作系统。为解决系统PCIE高速通信，本文采用了Xilinx自带的IP核PLBv46Bridge作为PCIE接口模块，通过PCIE总线板卡成功被主控设备找到。为解决系统的高速缓存，研究了MPMC的NPI接口的读写时序，并在FPGA中设计了NPI控制器，成功实现了对DDR3的读写，经测试写入DDR3的速度达到560MB/s，读取DDR3的速度为400MB/s。为了实现对NAND Flash芯片的高速访问，本文首先分析了NAND Flash物理层的驱动逻辑、FRAM芯片的读写，并在FPGA中实现了这些操作时序，研究了并行技术及流水线技术，提出了片外并行片内两级流水的写入技术；其次给出了NAND Flash控制器的总体设计，提出了NAND Flash控制器IO扩展的一种方法，有效节省了FPGA资源；然后提出了NAND Flash坏块的管理方法，解决了坏块地址的快速检索并节省了用于存储坏块地址的存储空间；最后在FPGA中实现片外并行片内两级流水的写入方式，经过性能测试分析可达到352MB/s的写入速度。总的来说，NPI控制器和NAND Flash控制器都满足了250MB/s存储带宽的要求，达到了预期目标，解决了高速航测数据的存储问题。为了形成集数据采集、存储、管理于一体的ATR记录系统，本文在相关研究成果的基础上，提出了多模块ATR记录系统的设计方案，整个系统按照CPCIE3U规范设计，架构十分灵活，并完成了主控交换板的硬件设计。