论文部分内容阅读
单光子雪崩二极管(SPAD,Single Photon Avalanche Diode)具有单光子级别的高灵敏度探测特性,逐渐应用于拉曼光谱、正电子发射断层扫描和荧光寿命成像等领域。单光子二极管探测器与纳米CMOS集成电路工艺完全兼容,能够在同一块衬底上集成SPAD探测器、像素单元电路和读出电路,从而具有低成本、小型化等优点。提高像素单元的占空比和阵列的集成度是单光子雪崩二极管的研究热点和发展趋势。本文为了实现高密度阵列的研究目标,在保证性能不降低的情况下,对于如何有效缩小SPAD器件的面积和像素单元电路的面积进行了深入的研究。首先,对SPAD器件尺寸缩小技术进行了研究。重点分析了传统p阱保护环结构和两种虚拟保护环结构器件在缩小尺寸后雪崩区电场、击穿特性以及探测面积的变化。通过Silvaco软件仿真表明传统保护环结构的有源区尺寸不适合缩小到8μm以下,而两种虚拟保护环结构可以缩小到最小2μm。进一步对p+/pw/dnw虚拟保护环器件在进行了暗计数率(DCR)和光子探测效率(PDE)的仿真建模。理论计算结果表明,室温下过偏压为3.5V时,光子探测效率最高达到30%,DCR低于200Hz。其次,对基于模拟光子计数的SPAD的像素单元电路进行了研究。基于0.18μm CMOS工艺,设计了一个高可靠性的主动淬灭/复位电路和一个结构紧凑的模拟计数电路。该计数电路仅由5只MOS管和一个小的计数电容构成,当计数电容值取到150fF时,实现了8bit的动态计数范围。仿真结果表明,淬灭复位电路的死时间只有5ns,可以探测到最高200M/s的光子速率;计数器的差分非线性(DNL)特性小于1LSB,非均匀性小于0.2%。最后,对高填充系数的像素单元版图技术进行了研究。为了提高整个像素的填充系数,SPAD器件设成了八角形的结构,将淬灭/复位电路和计数电路紧密环绕在SPAD器件之间的空隙,使得像素单元形成阵列时获得最大的填充系数。基于0.18μm CMOS工艺的像素单元电路的面积仅为37μm×34μm,填充系数达到19%,为实现高密度阵列级的SPAD探测器成为了可能。