MDAC(Multiplying Digital-to-Analog Converter,余量增益单元)是高性能流水线ADC(Analog -to- Digital Converter,模数转换器)中最重要的模块之一,其性能的优劣对整个流水线ADC的精度和速度起着决定性的作用。随着对高性能流水线ADC研究的不断深入,高性能MDAC的研究与设计也成为关注的热点之一。本文基于1.8V电源电压的Chartered 0.18μm CMOS工艺,设计了适用于14-bit、100MSPS流水线ADC中第一级流水级的MDAC电路。文中首先阐明MDAC在流水线ADC中的重要地位,分析MDAC原理及其主要误差来源,为后续MDAC电路设计奠定基础。围绕速度问题,建立了MDAC中运算放大器建立时间的数学模型;围绕精度问题,分析了MDAC中影响较大的一些非理想性因素如运放的有限增益、采样开关的电阻非线性、电荷注入、时钟馈通以及开关电容失配等,并给出消除或改善由此所带来的误差的方法;综合考虑速度、精度和功耗,将14-bit ADC第一级量化的有效位数确定为3位。然后,依据上述分析,确定所设计MDAC的结构以及运放的设计指标,并开展包括运算放大器、共模反馈电路、栅压自举开关等电路的设计。重点设计了两级增益提高运放及其共模反馈电路,使其满足高增益、高带宽的设计指标要求。最后,完成了ADC第一级MDAC的版图设计与验证。本文利用Cadence Spectre软件下对所设计的电路进行了仿真验证。仿真结果表明,在100MHz采样频率下,当信号达到12bits有效精度时,MDAC系统的建立时间为2.9ns。对频率为47MHz的输入信号做8192点FFT计算,得到MDAC的无杂散动态范围(SFDR)为83.47dB。