随着多媒体信息技术的发展，数字信息技术和通信技术的迅速提高，对多媒体视频压缩图像的要求越来越高，其应用也越来越广泛。作为最新一代的多媒体视频标准，H．264和AVS视频标准随着这种发展趋势应运而生，相比以前的MPEG系列、H．26X系列标准来说，H．264／AVC和AVS视频压缩标准，在同样的图像质量情况下，能大幅度的提高压缩比。应用前景非常广阔，世界上很多公司和研究机构都正在开展对这两个新标准的开发和研究。由于H．264和AVS的解码复杂度很高，软件实现难以满足实时性的要求，所以大多采用硬件解码。 AVS是我国自主开发的视频编码标准，而H．264是目前国际上性能很好的一个视频编码标准，研究设计同时支持这两个标准的解码芯片，不仅对我国自主知识产权的AVS标准是一个有力的支持，并使得芯片有更强的兼容性，而且对于以后的双模或多模视频解码芯片的研究具有重要的意义。 本文设计了一种基于H．264和AVS标准的高速可变字长解码器。虽然AVS和H．264两种标准在算法上还是有很大的差别，但它们之间还是存在着共性，本设计考虑了两者的共同点，采用了模块复用的设计方法，这种方法大大减小了芯片的面积，减小了芯片的成本，提高芯片的市场竞争力。设计实现上采用自顶向下的设计方法，首先进行系统结构设计，根据码流特点进行硬件结构划分，尽可能多地进行并行解码。并用C语言设计了系统模型，由C模型为RTL的仿真提供测试向量，在设计的各个阶段都进行了仿真，以保证每个阶段设计的正确性。该模块已通过FPGA验证，并用0.18μm的SMIC标准单元库进行DC综合，电路规模约14万门左右，最高频率可以达到200mhz，可对H．264和AVS高清码流进行实时解码。