半导体技术工艺已经步入亚深微米时代，未来将会向着片上多核系统的设计方向发展。总线式的SoC明显制约了现代系统的设计，为了提高片上多核系统并行处理能力，片上网络（Networks-on-Chip, NoC）得以提出。其良好的扩展性，更大的吞吐能力和较低的功耗开销使其大受欢迎。但当核数量较多时，会因其长互连线而使其性能下降。三维集成电路的出现无疑给片上互连设计带来了新的设计理念，它通过层与层之间的相互堆叠，有效地解决面积的局限性、互连延时和异构集成等问题。与此同时，由于TSV工艺良率较低以及VLSI老化等固有问题，芯片的可靠性将成为挑战。因此，怎样保证三维片上网络（3DNoC）在较低的通信延迟条件下具有高可靠性，已成为目前研究的重点。本论文的主要工作有以下几个方面：（1）介绍了3D NoC研究背景、关键问题和国内外研究现状。此外，介绍了一些创新度较大的3D NoC拓扑结构，同时，对目前现有的3D NoC结构的容错策略等基本知识进行了阐述。（2）对于3D NoC的传输延时过大问题，设计了一种总线式双粒度网络架构，用粗粒度网络来解决远距离节点的通信，用细粒度网络解决近距离节点的通信。仿真实验结果显示，无论网络中有无故障，该设计方法都能有效地降低网络平均传输延时，提高系统吞吐量。（3）针对3D NoC中TSV衬垫面积大，利用率低问题，采用共享TSV router的簇式结构，分时共享TSV；在输入端口和输出端口间建立旁路，避免缓冲区和交叉开关故障带来的时延；增加数据分配器和多路选择器，加固TSV router组件；为弱化过热点，根据其自身通信量以及所处的位置，动态调整路由方向。仿真结果表明，与传统XYZ路由相比，无论网络有无故障，系统的平均网络延时都有不同程度的减少，吞吐量也有了提高。