进入21世纪以来,精确制导炮弹的研发受到了各军事大国的重视。黑匣子数据记录仪在炮弹的飞行过程中采集并存储其各项飞行参数。科学家们回收实验弹中的黑匣子数据并以此作为后续研发的可靠数据信息。而传统黑匣子的采集速率、存储容量和存储速度已经无法满足更高的技术要求,因此本文针对一种基于FPGA并行架构的高速大容量数据记录仪进行了相关研究。文章首先分析了整个系统的功能需求和设计指标,并根据需求分析和技术指标的要求提出了 DSP+FPGA+FLASH的总体硬件架构,确定了采用FPGA对多通道数据输入接口进行数据采集以及对多通道FLASH进行并行存储的设计方案。接着针对性地阐述了FPGA的总体架构设计,根据不同的功能将FPGA内部划分为时钟模块、数据输入接口模块、FLASH存储模块、总线控制模块和地址分配模块,并对各个模块的组成及其功能做出了详细的说明。在对FPGA的总体架构设计完毕后,文章对划分出的功能模块逐个给出了具体的实现方法和模块的功能仿真波形。然后,文章对弹载黑匣子系统的硬件平台进行了设计,包括CPU系统电路的设计以及相关PCB设计等。本文最后对设计完成的硬件平台进行了板级调试和相关功能验证,通过实弹射击试验的回收数据得到了完整有效的数据波形图,实验结果表明系统设计合理,各个模块工作正常有效。