目前，对IPv4/v6双协议栈路由器的研究是一个热点；另一方面，信息网络的发展对路由器提出了更高的要求，如高性能、高可靠性、高可扩展性等，传统基于通用处理器或ASIC芯片的路由器难以满足这些需求。而网络处理器技术应运而生，它是一种高性能可编程芯片，综合了通用处理器和ASIC芯片两种技术的优点。因此，研究用网络处理器来实现IPv4/v6双协议栈路由器具有重要的科研价值和实际意义。 本论文的主要内容是基于网络处理器技术的支持IPv4/v6双协议栈转发的中高端路由器研究课题的重要组成部分，主要阐述了XScale平台核模块的设计与实现，该课题受到了Intel公司的大力资助。 本文首先分析了网络处理器的基本组成和硬件结构，阐述了网络处理器的核心技术，并探讨了路由器的整体架构设计，包括硬件、软件结构分析；在此基础上，提出了该路由器架构中XScale平台核模块的总体设计方案，把XScale平台的主要功能模块化实现—核模块，概述了网络处理器系统的初始化和关闭流程设计；然后详细论述了XScale平台接收、IPv4/v6转发、调度、队列管理、发送和协议栈驱动核模块的功能、初始化、数据和消息处理，重点分析了IPv4和IPv6两个转发核模块的流程实现；之后给出了开发环境的搭建方案和测试分析，通过思博伦通信公司的AX/4000进行了初步测试，各个分项测试例均达到了95％以上的良好通过率。最后总结了论文的主要工作，对进一步的应用研究进行了展望。