论文部分内容阅读
本论文以可见光制导信息处理机的研制要求为背景,围绕可见光图像的采集、滚动的校正、图像滤波及门限分割等处理,以及HDLC数据通信协议展开研究,采用FPGA技术设计并实现图像了的采集及预处理系统。 本论文首先介绍了该图像采集与预处理系统的总体结构,提出了本论文的研究目标:利用FPGA集成度高、速度快的特点,在图像输入的同时,基于FPGA实现图像的采集与预处理操作,为后续信息处理机快速提取与跟踪目标打下基础。 本论文的图像采集部分介绍了视频图像、I~2C总线和采样芯片的工作原理,以及FPGA的原理与开发流程,并在此基础上,重点对图像采集模块基于FPGA的设计和实现展开研究,利用FPGA模拟I~2C总线控制器,设计并实现了图像采集控制器。 图像预处理部分的预处理操作包括图像的提取、滚动校正、高通滤波、图像门限分割等处理。数字图像滚动校正是本论文的重点之一,本论文首先分析了滚动形成和校正的原理,接下来结合图像提取操作重点阐述了基于FPGA的滚动校正的设计与实现。滚动校正模块的核心是三角函数计算器,本论文选用级数展开法,结合Booth编码、华莱士加法树、以及跳跃进位全加器等经典的硬件电路结构来实现快速三角函数运算器,以保证滚动校正模块的实时性。 图像的高通滤波、自适应门限分割是本论文的另一重点。在数字图像处理领域,图像滤波和分割技术已经相当成熟,但其算法一般都较复杂而不适用于硬件实现,如何将这些算法移植到FPGA上,是本论文第三章第2节研究的重点内容。论文分别介绍了图像滤波和图像分割的原理,并在此基础上重点阐述了其基于FPGA的设计与实现。值得一提的是,论文对常规的图像分割算法做了部分改进,大大提高了图像分割的速度,确保了图像分割模块的实时性。 最后,本论文针对可见光成像制导信息处理机与该预处理系统之间的数据通信问题,基于HDLC协议,设计并实现了模块间的串行通信接口,完成了系统调试。