随着FPGA芯片的不断发展,其内部的集成功能模块不断增多,例如集成PCIe模块来使用通信总线与接口的标准,来应对高速信号传输的需要;同样地,集成了DSP模块来适应开发者对计算能力的需求。值得注意的是,这里的DSP模块与传统的DSP芯片有了很大的区别,它舍弃了如指令集系统等大部分的功能,仅保留了运算逻辑,成为FPGA芯片的计算核心,搭载了DSP模块的FPGA在运算的性能上有了很大的提高。本文首先介绍了DSP模块以及其组成部件的研究背景,并对它们的发展历程进行了调研。接着本文进行了DSP模块中主要子部件的优化设计:首先,本文根据DSP模块的要求重新设计了加法器,在分析了现有加法器的基础上提出了新型的混合型加法器,优化之后的加法器采用树形进位结构,并在求和逻辑上增加了进位选择结构;其次本文介绍了现有的乘法器实现方案,包括各种超前进位乘法器。在分析了乘法器各个阶段的工作原理之后,本文针对乘法器的部分积压缩阶段进行优化,给出了压缩器与压缩算法的优化方案,设计了新型的压缩器与压缩算法,并在此基础上设计了新型的乘法器。本文最后给出了DSP模块整体架构的设计方案,并进行相关功能模式工作过程的介绍。在设计工作完成之后,本文还给出了DSP模块的功能仿真方案,包括仿真平台的搭建与仿真结果的分析;本文还对DSP模块进行了功耗建模来进行整体功耗的评估;对DSP每条路径都进行了时序分析,同时也给出了设计过程中面积优化的策略以及相关数据。本论文课题来自与系里卓越工程师计划合作的企业,电路进行功能仿真时采用的是Synopsys公司的VCS软件,逻辑综合采用的Design Compiler软件,布局布线采用的是IC Compiler软件,采用的工艺是TSMC的40nm工艺库。本文所设计DSP模块可以实现如乘法、乘累加等多种运算功能,提高了国产FPGA芯片的性能。