论文部分内容阅读
在无线个域网(WPAN)无线传输技术中,超宽带(UWB)是继蓝牙和802.11a/b之后最具竞争力的热门技术之一,它具有传输带宽大、安全性高的特点,能在短距离内实现低功耗高速传输。而采用时频交织的MB-OFDM(Multi-Band Orthogonal Frequency Division Multiplexing)UWB 方案是超宽带(UWB)的一种经典实现方式。128点FFT/IFFT处理器是MB-OFDM UWB系统中最复杂、最关键的运算模块,所以研究设计MB-OFDM UWB系统中的FFT/IFFT处理器,具有比较大的意义。论文研究了一种用于MB-OFDM UWB系统中的128点FFT/IFFT处理器的实现方式。所设计的处理器采用按时间抽取的基-(8+16)混合基算法。其结构由一级并行基-8蝶算单元与一级8路并行的基-16蝶算单元组成,在满足UWB系统时序要求的同时进行了面积和功耗的优化。输入数据写入存储器矩阵(MA)后,按一定的方式读取后直接进入基-8并行蝶算单元中。并行基-8运算单元的输出结果乘以相应的旋转因子后可直接用于基-16模块的运算,旋转因子使用ROM存储。在RTL代码设计的过程中使模块中闲置的控制信号和输入数据保持不变以减少不必要的翻转,降低功耗。所设计的基-(8+16)算法用MATLAB软件进行建模和仿真,用Verilog HDL进行硬件实现,用Modelsim软件对RTL代码进行功能仿真,仿真结果得到了 MATLAB的仿真印证。另外,论文还利用FFT处理器的硬件结构通过共轭和比例缩放的方式实现了 IFFT的功能。所设计的FFT处理器基于SMIC 0.18um工艺库进行后端设计实现。利用Design Compiler工具实现了逻辑综合;利用IC Compiler工具实现了布局布线。在逻辑综合与版图设计的过程中对FFT处理器的面积、时序和功耗做了优化。用Formality工具进行一致性检查。用StarXtract工具进行寄生参数的提取,用PrimeTime软件进行了静态时序分析,用Calibre软件实现了 DRC/LVS检查。论文设计的128点FFT/IFFT处理器能够实现数据的顺序输入和顺序输出,可直接与UWB系统的其他模块协调工作,数据的运算延时为17个时钟周期。在1.8V,25℃的条件下处理器的最高速率可达150MHz,在66.67MHz工作频率下功耗为49.5968mW,完整IP核的版图面积为2903998.9 um2。所设计的处理器控制逻辑简单,并对复数乘法器与加法器进行了优化,设计的存储器矩阵用于输入数据的存储与抽取,延时单元使用量优于传统的延时切换结构,完成的论文有一定的学术参考价值。