本课题是作者自2004年10月至今参与项目设计的进一步研究,对高性能流水线A/D转换器设计技术的深入探讨。经过多次流片、测试结果分析,在导师和美国资深A/D转换器设计专家的指导下,实现低电压、低功耗10位分辨率的高速流水线A/D转换器设计。 本课题对1.5位/级流水线结构进行了优化改进,实现了40MS/s 10位流水线A/D转换器。设计工作包括：系统级的MATLAB行为模型仿真提供电路优化方案及实现；流水线A/D转换级电路设计与分析；实现关键电路功能模块的设计优化。改进后系统的转换级都采用相同的电路单元,但是逐级按比例缩小尺寸来优化系统功耗,这样使得设计在功耗和性能上取得良好的优化折衷。 采用了台积电(TSMC)0.18μm CMOS工艺套件进行设计,并在CadenceIC50环境下对其进行了模拟仿真,结果表明,可以很好的满足设计要求。最后,基于LabVIEW7.1设计了一套实时测试流水线A/D转换器动态、静态参数的平台。该平台既可以通过远程控制Agilent逻辑分析仪等实现实时的“一键测试”,也可以快速处理测试获得的原始数据,从而对设计进行有效的评估。