随着大规模集成电路的不断发展,尤其是FPGA技术的提高,使得电子系统的设计思想和设计方法也在不断地推陈出新。目前,FPGA芯片上甚至集成了数字信号处理器内核和中央处理器内核,可以进行软硬协调设计,为可编程片上系统的实现提供了强大的硬件支持。SOPC技术是Altera公司推出的一种非常高效灵活的片上系统解决方案,它可以根据具体的要求灵活地定制处理器和外围接口,具有性价比高、实时性好和体积小等优点。本论文利用了SOPC技术,在一块FPGA上实现测速雷达数字接收机系统的硬件平台,并且根据测速雷达的基本原理设计了在此平台上运行的软件程序。整个测速雷达数字接收机系统分为两个部分,包括FPGA硬件信号处理和NiosⅡ处理器。对于系统前端的FPGA硬件处理部分,重点研究了如何实现数字下变频、数字滤波器和FFT；系统的核心部分是NiosⅡ处理器,它控制整个系统的运行,NiosⅡ接收前端FFT模块运算得出的频谱信息,经过软件运算得出速度。处理器外围器件的接口主要包括SDRAM和UART串口等。整个系统经过测试验证后,可以达到正确测出速度的目的。