近年来,随着集成电路的集成度越来越高,电路的结构和功能越来越复杂。在芯片的开发过程中,能否高效且完备的对芯片进行验证已成为制约芯片的质量、开发成本和设计周期的关键。回归测试作为芯片验证的重要手段,在芯片设计过程中将被频繁的执行,用来确保芯片的修改不会影响芯片原有的功能和引入新的错误。但是,巨大的测试用例集使得回归测试的运行代价非常昂贵。目前,如何在保证测试完备性的前提下对测试用例集进行优化是芯片验证人员关注的热点问题之一。主流的测试用例集优化技术包括测试用例最小化、测试用例选择和测试用例优先级排序。本文主要针对回归测试模型讨论如何进行回归测试用例集的生成和最小化,降低回归测试的成本,提高测试效率。具体内容主要包括以下几个方面。第一,针对回归测试用例集的生成,本文基于UVM验证方法学设计回归测试平台,以功能覆盖率为驱动自动生成一组测试激励作为回归测试用例集,减少人为编写测试用例的过程。生成的测试用例集将作为初始测试用例集进行测试用例最小化的研究。第二,针对测试用例最小化问题,本文将遗传算法和贪心算法相结合,提出一种混合遗传算法用于解决测试用例缩减问题。该算法对选择、交叉和变异操作进行改善,提高算法的全局寻优能力;同时,利用贪心算法处理可行解和不可行解,提高算法的局部寻优能力。最后,将标准遗传算法和混合遗传算法分别应用于测试用例最小化问题上。实验结果表明,在保证测试完备性的前提下,混合遗传算法能够得到更优的缩减效果和更快的收敛速度。