随着网络的发展和无线通讯技术的进步，个人信息传输与存储的安全性日益受到人们关注。存储个人信息的电子设备通常通过对信息进行加密确保其安全性，但攻击者可通过旁道攻击(Side Channel Attack，SCA)，利用硬件加密时泄露的功耗、运行时间、电磁波等物理信息来获取密钥。在众多旁道攻击方法中，差分功耗分析(Differential Power Analysis，DPA)攻击由于实现简单且成功率高被广泛使用。它通过分析硬件加解密过程中所处理数据与功耗的相关性来获取密钥，严重威胁到加密设备的安全性。　　静态随机存储器(Static Random Access Memory，SRAM)是一种高性能的存储器，在加密电路中被广泛采用。但由于电路功耗与所读取数据相关，存在被DPA攻击破译的可能性。同时，存储器占据了电路绝大部分面积与功耗，对SRAM进行功耗优化设计对芯片整体性能的提升具有很大的意义。因此，本文首先对 SRAM的工作原理以及抗功耗攻击特性进行分析，然后对 SRAM在功耗平衡，低功耗等方面进行优化设计。研究内容主要分为以下四个部分：　　1. SRAM的抗功耗攻击特性分析：首先对功耗分析攻击的原理进行研究，进一步分析 SRAM基本架构与工作方式，得到 SRAM抵御差分功耗分析攻击的薄弱点，即数据输出电路。　　2.基于功耗平衡的抗功耗攻击 SRAM设计：根据已经得到的SRAM抵御差分功耗分析攻击的薄弱点，对 SRAM输出电路进行优化，并根据功耗平衡电路设计思想实现抗功耗攻击的SRAM的功耗平衡设计，与传统 SRAM和其他抗功耗攻击电路进行比较。　　3.基于时序控制的抗功耗攻击 SRAM低功耗设计：为降低设计的SRAM功耗，设计一种新型复制位线控制电路，使字线能及时开启与关断，同时对片选信号进行分解，用时钟信号取代复制字线控制对复制位线的充电，有效阻断复制位线与复制字线引起的反馈振荡，减少存储阵列不必要放电造成的功耗损失，从时序控制方面实现抗功耗攻击 SRAM的低功耗设计。　　4.基于低电压的抗功耗攻击 SRAM低功耗设计：根据部分密码芯片不需要高速运行，而对低功耗有着较高要求的特点，通过提出新型的10T低电压存储单元，克服传统存储单元结构造成的读写冲突以及低电压下漏电流不平衡导致读取良率降低的问题。　　本文所设计电路与版图设计均采用 Cadence公司的Virtuoso实现。所设计电路与其他电路进行仿真比较，结果表明所提设计方案优化效果明显。