论文部分内容阅读
高性能模数转换器是当今的研究热点之一,由于Sigma-Delta模数转换器具有高精度的特点其应用范围得到不断的扩展,典型的Sigma-Delta模数转换器由Sigma-Delta调制器及降采样数字滤波器组成。通过采用过采样技术及噪声整形技术,Sigma-Delta转换器可将低频噪声推至高频区域,配合数字滤波器将高频噪声滤除,从而实现较高的精度。但典型的Sigma-Delta转换器转换速度较低,这一特点极大地限制了Sigma-Delta转换器的应用范围。通过对Sigma-Delta调制器采用多位量化技术,可有效提高Sigma-Delta转换器的更新速率,但多位量化技术的使用在给电路设计带来困难的同时也引入了非线性问题。本文主要研究了多位量化Sigma-Delta模数转换器的设计方法及电路实现技术,完成了从原理分析、建模仿真、调制器电路设计、降采样数字滤波器设计、校准算法实现到混合信号仿真这一较为完整的设计流程。设计的Sigma-Delta调制器采用了2-1MASH结构,通过使用Matlab进行建模仿真确定了量化器位数为三位,同时验证了误差消除逻辑的合理性,在保证稳定性的前提下,可达到三阶噪声整形效果。由于调制器采用了多位量化技术,为了解决多位量化带来的非线性问题,在DAC控制逻辑中加入了DWA算法对失配进行整形,电路设计采用0.35μm工艺实现,调制器采样率为500KHz。模拟电路及数字电路分别使用Hspice和Modelsim进行了验证,整体电路使用ADMS进行了混合信号仿真,各部分电路性能达到了设计要求。为了扩展转换器的应用范围,设计了两种工作模式,数字部分根据模式的不同可实现不同类型及阶数的滤波器。当单独使用二阶Sigma-Delta调制器时,调制器功耗低于765μW,数字滤波器配置为三阶CIC与均值滤波器级联的结构,过采样率为64,对应的更新速率为7.8125KHz,精度达到16位。当使用完整的MASH结构Sigma-Delta调制器时,调制器功耗低于1.035mW,数字滤波器配置为四阶CIC与均值滤波器级联的结构,过采样率为25,对应的更新速率达到20KHz,精度达到14位。在电源电压3.3V调制器采用MASH结构,滤波器为四阶的情况下,Sigma-Delta转换器整体功耗低于1.8mW。