近年来,随着数字通信技术、微机和模数转换技术的研究进展,作为模拟和数字信号的接口电路：模数转换器(ADC)在结构、性能和制造工艺上均有飞速发展,目前正向着低压、低功耗、高速、高精度的方向推进；而作为ADC的重要组成单元-采样／保持(S／H)电路,它是整个信号处理的前置模块,其速度、精度、功耗、线性度和杂散动态范围等直接影响着ADC的系统性能指标。　　 本文在查阅大量文献资料的基础上,对国内外ADC的研究动态、发展趋势和基本理论作出综述；并对ADC的发展、性能指标及几种高速ADC的结构特点和基本原理进行简单概述；同时对ADC中S／H电路基本理论进行分析。对比分析了文献中各种S／H电路设计方法的优缺点,在吸收优良成果的基础上设计了一款基于SMIC1.8 V0.25μm BICMOS工艺的10位高速S／H电路,电路设计包括S／H电路的总电路设计和各模块电路设计:运算放大电路、基极偏置电路、双通道共模反馈电路、采样自举开关、非交叠两相时钟电路等。通过PSPICE对设计的各模块电路和S／H总体电路进行了仿真验证。当输入信号频率fI为0～10 MHz的正弦波电压,共模输入电压为1.8 V,UP-P=600 mV,采样频率fS=250 MHz,输出端负载电容CL=1.2 pF,系统建立精度δS<0.5 mV时,S／H电路的建立时间tS仅为1.9 ns,电路速度和精度指标有所提升；同时验证了设计过程中建立S／H数学模型的可行性；对所设计的全差分折叠式运放的仿真结果是:直流增益A达到91 dB,单位增益带宽fB为1.6 GHz,相位裕度β为73.1°,转换速率SR=500 V／μs,具有高速特性；将S／H单元电路应用到10位250 MHz双通道流水线型模数转换器中,当输入频率fI=20 MHz的满刻度正弦波电压,时钟采样频率fS=250 MHz时,所设计的S／H电路的无杂散动态范围SFDR约为-77.3 dB,信号噪声失真比SNDR约为67.85 dB,信噪比SNR约为68.98 dB,三次谐波失真THD约为-65.52 dB,整个电路功耗PD约为11 mW,仿真实验结果说明了所设计的S／H电路完全可以满足10位精度的高速、低功耗、双通道250 MHz ADC的系统性能要求。