随着CMOS技术发展至深纳米工艺级别,器件尺寸等比例缩小和电源电压持续降低引发了巨大的技术挑战。新材料和新技术取代传统CMOS制造工艺,带来了诸如多晶硅栅耗尽、漏致阈值电压漂移、邻近效应、可靠性降低、工艺波动影响增大等一系列过去不曾出现或不显著的物理效应,给器件性能带来影响。因此,建立涵盖上述效应、适用于深纳米VLSI设计、精准的MOSFET模型极为重要。本论文重点研究了40nm MOSFET性能波动性物理机制和模型,分析了版图邻近与工艺波动因素对40nm器件物理效应变化和性能波动的影响。研究表明,针对40nm MOSFET, STI(浅沟槽隔离)、阱、栅、接触孔、有源区等版图布局及尺寸变化均影响MOS器件物理效应的变化,从而导致器件性能偏差。而业界广范使用的BSIM和PSP等模型仅具有对上述因素中STI邻近和阱邻近的仿真能力,不具备其它版图邻近效应模块,无法准确描述该工艺节点及以下MOS器件性能。同时,器件尺寸不断缩小而硅圆晶片尺寸不断增大导致工艺波动影响日益显著,造成相同器件和不同重复单元(Die)上相同器件的性能偏差,而描述工艺波动的传统Corner模型对电路设计提出了非常苛刻的冗余要求,因此以蒙特卡洛分析为基础的统计模型以其精确的对器件性能波动的物理描述成为未来发展的趋势。本文选择紧凑模型委员会(CMC)最新确立的晶体管模型行业标准PSP模型为建模基础,开展版图邻近效应和工艺波动的模型扩展研究。PSP模型是表面电势模型,在对称性、亚阈值与饱和区连续性、非准静态特性等描述上更接近器件实际物理特性。针对版图邻近效应对器件性能波动性研究,本论文进行了理论推导和数据分析,通过修正两个PSP内建模型参数：与尺寸无关的平带电压vfb0和零电场载流子迁移率μ0表达式,修正了深纳米器件的阈值电压机制和迁移率机制。研究中,将上述参数修正应用于器件阈值电压和漏极电流计算,实现了版图邻近效应的建模,新建模型涵盖了造成器件性能波动的8个版图邻近因子：相邻栅极间距pc,邻近栅个数pc_dum;接触孔个数ca_num,接触孔列数ca_col,相邻接触孔与栅极间间距ca：相邻有源区的横向间距sodxl、sodx2和纵向间距sody;相邻阱与有源区边界的间距nrx1和nrx2。建模中,分别为NMOSFET和PMOSFET设计了82个测试结构并实现制备和测试。模型提取结果显示,本论文所建立的版图邻近效应模型使设计结构的仿真误差大大降低,对最高6-8mV的阈值电压偏差和5%-7%的漏极电流偏差实现了准确模拟,同时监控了器件关键特性参数——最大跨导,实现了良好仿真。器件模型的价值是用于电路设计和仿真,本文完成了将新建的版图邻近效应模型嵌入电路设计流程的工作,针对上述8个版图相关性因子,在LVS(layout vs. schemetic版图与电路图比对)规则文件中添加相应规则语句,实现了版图参数值的自动提取。提取所得网表文件的有效仿真,进一步验证了模型和提取规则的正确性。针对深纳米技术中,工艺波动引起的器件性能波动,本文采用基于蒙特卡洛的统计方法,通过理论和数据分析,进行了9个PSP内建模型参数的高斯分布函数表示,其中包括栅氧厚度tox0、源漏掺杂的横向扩散导致的有效沟道长度的减少量lap、由沟道阻断掺杂的横向扩散导致的有效沟道宽度变化量wot、与尺寸无关的平带电压vfb0及其尺寸调节参数vfbw、vfbl和vfblw、零电场迁移率μ0和依赖于沟道面积的迁移率饱和速率调节参数thesatlw等,并进一步建立了全局统计模型,分析不同重复单元上的MOSFET性能分布。模型提取结果表明,模型的均方差σ误差小于5%,中值误差小于2%,符合产业技术要求。本文基于国有40nm工艺平台,自主建立并完善了40nm MOSFET的版图邻近效应模型及工艺波动模型,取得的突出成果如下：1、自主创建了参数完善的基于PSP的40nmMOSFET版图邻近效应模型,该模型能更精准描述深纳米MOS器件的物理机制,极大地提高了拟合精度。2、自主实现了版图邻近因子参数值的LVS自动提取,将版图邻近效应模型嵌入电路设计和仿真流程,从而指导深纳米技术的电路设计。3、自主建立关键模型参数的高斯分布函数形式,实现了基于蒙特卡洛分析的40nm MOSFET全局统计模型,该模型不仅能描述工艺波动导致的器件性能偏差,且模型拟合精度达到了集成电路产业的技术要求。本论文受以下项目资助：国家科技重大专项(核高基)“45nm成套产品工艺及IP-1”(2009ZX02023-2-1)子课题“45nm器件模型与参数提取”