论文部分内容阅读
该论文设计并完成了ATM交换机BTC9500的ASIC(专用集成电路)交换芯片95AX64.它采用门阵列0.45-μm CMOS技术,有效门数约460K,是BTC9500共享宽总线交换机构的核心芯片之一.该芯片提供双Buffer无阻塞ATM信元交换能力.芯片内部由16个交换单元组成,交换单元之间以宽总线结构连接.芯片支持信元优先级和Buffer反馈控制,并输出芯片内部Buffer的状态.芯片具有内建自测试电路(BIST),用于测试芯片内部RAM的正确性.经过在BTC9500上的实际运行,芯片工作可靠、性能稳定,设计取得一次性成功.该论文还就IP协议在ATM上的实现展开研究,根据BTC9500的特点参与制定了ATM上IP接入的总体方案BTC950IP,并设计了其中以太网接入部分的TMC芯片(EPLD:可擦除式编程逻辑器件).TMC芯片将AAL5报组装成MAC帧,同时完成以太网接口CSMA/CD的线路控制,包括冲突检测和数据重发等功能.论文的最后一部分进行80/160Gbps大容量ATM交换机的总体方案BTC9500E的研究.从几种典型的交换结构入手,阐述并采用纵横-矩阵制交换结构作为9500的中心交换阵,并将BTC9500加以改进作为9500E的接入交换机,构成整个总线-矩阵制的交换结构.