自动增益控制电路是通信接收机中不可缺少的一个模块,广泛应用于通信、雷达、电子对抗、广播电视和电子测量等领域,典型应用在各种接收机的中频级和射频级,实现压缩动态范围、抑制干扰脉冲和抗快衰落等作用。 本论文从传统的AGC电路入手,对AGC电路的数学模型、误差来源、各模块的典型电路进行深入地理论分析,对QAM解调芯片中AD后端的AGC反馈环路进行VLSI设计,要求该AGC控制环路可以通过控制前端射频或中频的可变增益放大器将解调芯片输入信号的增益调节在动态范围之内,并可以对解调前端的奈奎斯特滤波器造成的能量损失进行补偿,满足最大接收中频45MHz的16,32,64,128和256QAM解调系统对AGC环路的具体系统要求。其中,解决了增益变动的限制幅度、ADC饱和的限制、中频AGC放大部和调谐AGC放大部的联合制动、时序问题,该AGC环路通过ADC对-0.5----+0.5的输入信号进行能量估计,并将功率估计结果送入积分环路,根据积分结果是否溢出来实现AGC的控制字节的变换,通过编程限幅器可以将AGC前馈环路的RF VGA和IF AGC的工作范围设定在OV----3.3V之间的任意一段线性范围内,控制电压的变动幅度为3μv,实现AGC稳定增益的目的,同时解决“快充慢放”的控制,上升时间和下降时间可以通过IIC总线从3.5μs到2.28s自由设定。 同时,对QAM解调中用于补偿奈奎斯特滤波器能量和增益损失的相干数字AGC进行了充分的研究,并以模拟AGC为基础、结合QAM信号I/Q信号的特点设计出了一种针对QAM的数字AGC的方案。 最后对其优化的VLSI设计进行仿真验证和流片结果进行测试。