伴随着集成电路的迅速发展,高速数字系统的内部时钟频率不断上升,电流瞬变幅度与速度的逐渐提高,供电电压的不断下降,这使电压噪声振幅变大而绝对容限降低。因此,准确评估电压噪声并制定有效的电源分配网络(Power Distribution Network,PDN)去耦方案,对保证整个高速数字系统的高效性能极其重要。目前,基于频域目标阻抗法的PDN设计技术是业界评估PDN设计优劣的代表性方法,其存在的问题是高频区域的阻抗描述精度不够,导致PDN过度设计。而PDN时域设计虽然能够通过解析式更加准确描述电压噪声,但是设计中典型的集总电路模型经过n级的级联后,需要建立2n阶微分方程,根本无法直接计算电压噪声的时域解析表达式。另外,从集总电路模型入手进行去耦网络的设计,忽略了高频时电路设计的分布式效应,尤其忽视了受电容器件布局位置影响的回路电感在高频区域对电路的影响。基于上述问题,本文首先介绍PDN的结构组成以及常见的去耦设计方法。在此基础上引出复杂板级PDN集总电路模型,然后对其进行合理的等效简化,使求解噪声时域解析式成为可能。再以带有上升边的阶跃电流为输入激励源,理论推导出含有一种到多种去耦电容支路的电压噪声时域解析式。分析时域解析式得到电压噪声波动的规律,即电压噪声最大值、所在时刻、电压噪声最大值与上升时间的关系。依据此规律,制定电压调节模块、体电容级、表贴电容级的去耦电容选择方案。再根据电容容量与回路电感敏感程度的关系,得出靠近噪声源放置去耦电容和容值小电容优先放置的布局原则,继而提出一种基于噪声源距离和电容容值大小的优化电容布局算法。通过Matlab软件的仿真,验证电源分配网络等效简化方法产生的绝对误差最大值不超过10%,时域解析式计算电压噪声最大值的结果与ADS仿真结果非常吻合。在ADS中验证了基于电压噪声时域解析式的去耦电容选择方法能够有效抑制电压噪声波动,说明该简化方法以及去耦电容选择方法具有真实性、有效性和实用性。使用Cadence软件进行仿真对比,验证优先将小电容布局在噪声源周围和去耦电容整体布局更靠近噪声源的合理性。布局优化算法能够快速、有效的对已选电容的位置进行布局,使各量级电容都能发挥良好的去耦效果。总体来说,本文研究成功克服频域设计的过设计问题,提高了电压噪声的描述精度,与之相应的去耦设计为电源分配网络设计问题的解决提供新的思路,节约设计资源与成本,对PDN时域设计具有一定的参考价值与实用意义。