随着处理器设计难度和复杂度的不断提升，硅后调试在保障处理器设计正确性方面的意义越发重要，可调试性设计面临一定的挑战。首先，对于经典的抢占型的可调试性设计来说，由于调试状态下的系统行为与正常状态下的系统行为可能不一致，而影响调试的成效。其次，即时追踪型可调试性设计，虽然可以规避上述不一致性问题，但是为了提高调试的可观测性，时常需要消耗芯片宝贵的引脚资源;同时，往往由于调试逻辑对功能逻辑依赖性强，而导致设计的可移植性很差。因而，寻找一种低引脚开销、高观测能力、功能逻辑依赖性弱的即时追踪型可调试设计的方法就显得十分重要。　　EJTAG接口利用类似JTAG的TAP访问方式，将测试数据传入或者传出处理器核。本文利用EJTAG接口的相关特点，提出了一种使用EJTAG控制信息采集和追踪观测的即时追踪型可调试性设计方法，本文的主要工作和贡献包括:　　将EJTAG接口与即时追踪型可调试性设计相结合，提出了一种基于EJTAG的即时追踪型可调试设计方法。该方法使用EJTAG接口进行调试控制信息的送入以及追踪信息的送出，没有额外的引脚开销。该方法利用被调试的MIPS处理器核只有单一系统时钟的特点，使用同步信息采集控制的方式，用于收集同一系统状态下的信息。方法中，运用分批次传输方式，增加可追踪的信息数量。通过对追踪信息送出过程的分析，方法中采用EJTAG直接控制和预设置控制两种传输通路配置方式，以兼顾追踪灵活性和追踪效率。方法中通过软硬件相结合的方式，维护信息采集和追踪过程中的数据稳定性，并使得调试过程中的时间节点可计算，即可以通过软件灵活的控制调试过程。整个设计方法不依赖于功能逻辑提供状态信息，因而有较好的可移植性。　　基于上述设计方法，本文实现了一个调试原型电路，并通过仿真验证。