随着GPS产品需求的增加，以及集成电路设计技术的快速发展，越来越多的公司投身于GPS产品的开发。构建一个通用的GPS信号处理系统及其验证平台，将减少产品设计和产品验证的时间，大大降低产品的研发周期。本文重点研究了GPS捕获算法及其硬件实现技术，并在此基础上搭建了分层、可重用、多覆盖率统计的验证平台。目前，GPS信号的捕获多采用传统时域相关捕获法，这需要大量硬件资源，实时性很差。如果采用FFT并行捕获方式，将时域N点相关运算转换到频域，只需N次乘法运算，即可实现对一个载波频率下的所有C/A码相位的搜索，相比时域下的N~2次乘法运算，运算量大大减小。为满足FPGA资源要求，本文提出平均采样技术，以改进FFT并行捕获法；在不影响捕获性能的前提下，将中频数据采样成1024点，最终简化硬件实现过程。本文在模拟了5000点GPS中频采样信号后，实现FFT并行捕获法、改进后的FFT并行捕获法的Matlab仿真，并使用Verilog完成了改进方法的FPGA设计。结果显示，改进后的FFT并行捕获法，可以实现捕获功能，且具有较低的硬件资源使用率，硬件实现方式得以简化。就改进后的FPGA设计而言，其捕获部分的验证需要多达1000个测试用例；对于HDLC帧模块的验证，至少需要13个测试用例。如果手动编写，工作量巨大，且测试用例不具有重用性，结果对比也很费精力。本文提出使用System Verilog验证语言，构建分层结构的验证平台，降低验证组件的关联性，实现组件重用；应用约束化随机激励、事物级、覆盖率统计、断言、脚本语言等验证技术，使用8个平台组件即可实现大量测试激励生成和输出信号自动比对，大大减少测试用例个数，实现测试数据收集自动化，降低工作量。采用代码覆盖率、功能覆盖率、断言覆盖率统计，对测试结果进行收集和分析，实现对捕获系统的充分验证。