随着CMOS超大规模集成电路的发展，NBTI（negative bias temperatureinstability）效应作为CMOS技术中最主要的可靠性问题之一，由于器件等比例缩小的持续进行、栅介质层厚度的不断减薄而变得更为严重，因而需要对NBTI失效模式的物理机制进行更加深入的研究，并建立和完善用以NBTI退化分析和预测的模型。论文基于构成NBTI退化的不同陷阱产生机制，对NBTI效应开展了仿真分析和实验研究，建立了NBTI的退化模型。主要的研究工作内容如下：1.基于反应扩散（R-D）理论模型，对PMOSFET器件在NBTI应力下所产生的界面陷阱（ΔNit）分别在不同应力模式及条件下进行了仿真研究。在施加DC应力条件下，分别研究了电压（Vg）、温度（T）和初始界面陷阱密度（Nit0）对ΔNit产生过程以及退化斜率n演变过程的影响，并根据反应所产生的氢物质的扩散分布，详细分析了不同应力条件和工艺因素对NBTI退化的反应控制和扩散控制两个阶段的影响；在交替应力模式下，研究了ΔNit在双负栅压应力VgHigh/VgLow阶段内的退化和恢复情况，讨论了应力大小以及周期对ΔNit的作用；在引入测量延迟模式下通过仿真分析了延迟大小对ΔNit退化曲线的影响；在AC应力下的ΔNit的退化情况则表明R-D模型在对以ΔNit为主导的NBTI退化的预测方面具有重要的意义。2.为了完善以往经验模型的不足，文中以R-D理论为基础，基于NBTI退化的物理机制，构建了可兼容商用仿真器的NBTI模型。尤其是针对器件尺寸变量与NBTI退化的关系描述，提出了栅宽（W）和栅长（L）变量的耦合二维项。此外对模型参数提取过程进行了优化，搭建了可靠性仿真平台，并根据实测数据对模型进行了验证，最后给出了基于此模型的仿真应用。3.针对功率MOSFET器件的NBTI效应进行了DC应力下的实验，研究发现功率MOSFET的NBTI退化比纳米级MOSFET器件更为显著并且退化各阶段所对应的应力时间数量级有很大差异；并且首次观测到在退化所遵循的R-D过程中，反应控制阶段和扩散控制阶段之间存在着平台阶段，而且平台阶段的起止和长短与所施加的Vg和T大小相关。结合仿真分析，该平台阶段对应于R-D过程中的反应动态平衡阶段，而平台阶段与应力大小的关系也从理论上进行了分析和解释。4.针对引起NBTI退化的氧化层正电性陷阱，深入研究了基于非弹性隧穿NMP（non-radiative multi-phonon）理论的陷阱空穴俘获机制，并且分析了以界面陷阱和氧化层陷阱的耦合产生为退化机制的TSM（two-stage model）模型。根据TSM理论体系中的陷阱状态转换机制，采用商用仿真软件分析了各陷阱状态的能量阱间势垒变量与陷阱状态的占据几率的关系，以及它们对NBTI退化和恢复的影响。