大数据时代的数据爆发式增长对存储技术与存储设备提出了更高的要求。以闪存为存储介质的固态硬盘凭借其各项优势,正在越来越多地取代传统机械硬盘。半导体尺寸的快速缩小以及存储密度的不断增加使得闪存颗粒中数据的原始误码率达到10^-3量级,硬盘的性能越来越成为计算机系统的短板;固态硬盘主控需要更强的纠错性能以及更高的吞吐率。本文针对固态硬盘的应用需求,完成了SSD主控中的关键模块设计以及电路系统实现。论文从固态硬盘的需求出发,研究使用了PCIe总线协议中的分层设计方法进行数据传输。并且基于模块化的设计思路,完成了PCIe3.0高速接口DMA子系统的设计,灵活地实现了数据的高速传输。设计了基于LDPC码对应的H矩阵的纠错编解码电路架构,其中解码器采用自适应修正最小和算法并采取每处理一行子矩阵运算便进行一次判断与检查操作,提高了解码器的吞吐率。基于校验矩阵H进行了指令集设计,从而使得编解码器具有可动态配置功能。实现单个编解码模块吞吐率分别达到4.8Gb/s与2.5Gb/s。搭建了编解码系统测试平台并在模拟SSD闪存的BSC信道下进行硬件仿真,测得10^-10数量级的BER数据,说明了LDPC码在固态硬盘中具有良好的纠错性能。创新性地提出在固态硬盘主控中引入计算引擎,并主要对非结构化数据的搜索算法进行研究,针对不同应用场景在计算引擎中设计了相应电路,实现了顺序扫描算法和哈希倒排索引算法,大大减少了硬盘I/O负载,提高了等效传输速率。通过将计算引擎实现英文文档搜索的时间与在PC端所花的时间进行比较,在一定程度上验证了在固态硬盘中引入计算引擎的有效性。基于赛灵思公司的VC709开发板,搭建了硬件系统测试平台,并设计相应的固件程序以及测试方案,对系统的功能以及读写速率进行测试。测得当使用4通道的PCIe3.0接口传输数据时,最大读写速率达到2.9GB/s,达到理论极限速度的72.5%,满足Intel等工业级应用速率要求。