伴随集成电路工艺尺寸的不断缩小,各种微观效应的影响也愈加明显,流片后电路的性能与流片前的分析结果有很大差异。为了规避风险,必须提前对设计中的关键电路或模块进行硅验证来测试电路在流片后的功能和性能是否满足系统规范的所有需求。特别是对于芯片中IP核的设计和生产,硅验证是不可或缺的中间一环。只有通过硅验证的IP核,才能有效保证其正确性。本文针对高速数字电路硅验证的难点,提出了一套数字电路硅验证方案,并搭建了硅验证平台。本方案采用扫描寄存器链将待测电路通常的并行输入测试激励、并行输出响应结果的测试模式转变为串行输入、输出的测试模式,在不损失待测电路可控制性与可观察性的前提下,大大减少了芯片引脚数目与面积。通过将输入测试激励、输出响应结果与测试过程分离的方式,在不使用高速I/O buffer的前提下实现了全速功能测试。方案中的可测试性设计相关电路均采用半定制方式设计实现,从而具有很好的可移植性,仅需要修改相关代码就可以适用于多种数字电路模块的硅验证。论文针对一款全定制设计的CAM,采用所提出的方案设计实现了CAM的硅验证流片版图。搭建相应测试平台,可对CAM实施高故障覆盖率的CDA算法全速测试,能够检测与定位CAM中的固定故障、转换故障、数据保持故障、耦合故障、地址解码故障、固定开路故障、固定短路故障等。实现结果表明,本文设计的CAM硅验证平台在微小的测试电路硬件开销下大量减少了芯片的引脚数目,从而使投片测试成本得到很大改善。