可重构计算兼具通用处理器与专用集成电路的优势,具有灵活性与高性能。基于FPGA的可重构计算和软硬件协同设计的研究是近年来嵌入式领域研究的热点问题。FPGA动态重构技术在硬件资源分时复用方面具有优越性,提高了资源利用率。基于多协议的信号预处理技术的研究、设计及实现具有重要的研究意义和实际意义。本文的主要目标是设计可重构信号预处理模块。本文首先对配置技术、高速串行总线等相关技术进行了研究。接着提出了可重构信号预处理模块的设计方案并完成了硬件电路设计。然后提出了基于AXI的互联架构,同时对模块中的关键技术进行研究,包括动态配置逻辑和SRIO交换网络在FPGA上的IP核实现。最后构建测试与验证平台,对可重构信号预处理模块进行功能与性能测试。通过搭建实际验证平台进行实验与测试,结果表明可重构信号预处理模块能够很好地实现系统控制与状态监测、数据传输、数据缓存以及动态重构等功能。