频率合成器是电子系统的重要组成部分,是决定电子系统性能的关键设备。常用的频率合成技术有直接式频率合成、间接式频率合成和直接数字式频率合成。直接数字式频率合成是采用全数字的合成方法,来产生所需不同频率的信号的。它具有输出相位噪声低、频率切换速度快、频率分辨率高和可以产生任意可编程波形等优点。但是,受自身结构缺陷的影响,直接数字频率合成的输出频率较低、杂散性能不够理想。本文针对直接数字式频率合成的不足,作了以下几方面的工作:系统采用外置PLL改变了系统参考时钟,达到了提高输出频率、增加带宽的目的。系统相位累加器的加法器采用了选择进位加法器和8级流水线的方案,达到了提高系统工作速度的目的;同时在相位累加器中采用了D触发器结构,改变了频率控制字,达到了降低杂散的目的。系统波形存储表中的数据采用存储对称波形数据的方案,间接地降低了相位累加器的截取位数,达到了降低杂散的目的。在实现过程中,选用了Altera公司的EP2C5Q208C8芯片作为产生波形数据的主芯片,充分利用了该芯片的超大集成性和快速性。利用设计工具QuartusⅡ并结合Verilog HDL语言,采用硬件编程的方法很好的解决了问题。仿真和实验结果证明了此种方法的可行性。