本论文源自国家自然科学基金面上项目(No.11475136),重点研究了基于数字滤波的前端读出电路。设计了一款前端读出原型芯片并测试。该研究对设计新颖的前端读出芯片有重要理论意义和工程应用价值。本文的主要研究工作包括:(1)对前端读出电路结构和信号处理方法进行了分析,采用Matlab进行了系统级行为建模;(2)开展了180nm CMOS工艺下低噪声模拟前端读出集成电路技术研究,设计了电荷灵敏放大器、滤波成形器、SK滤波器、可变增益放大器和模数转换器等基本模块;(3)完成了一款前端读出ASIC和一款ADC原理样片的电路设计和版图设计;(4)开发了基于数字滤波的前端读出芯片对比测试系统,进行了芯片的测试评估;(5)采用Simulink对自行提出的数字滤波算法进行了仿真分析,并基于Verilog语言完成了数字滤波算法的硬件实现。本论文的主要创新点包括:(1)提出基于深N阱工艺的电荷灵敏放大器设计方案,抑制芯片的衬底噪声对ENC的影响,可以提高芯片的噪声性能。(2)提出了采用数字锁相环细量化的单斜坡模数转换器结构,解决了单斜坡模数转换器速度和精度矛盾的问题,提升数据转换器的精度。(3)提出了二进制加权编码的可变增益放大器,可以明显提高放大器的增益变化范围,获得更加精确的增益控制。论文采用TSMC 0.18μm CMOS工艺设计了一款原型芯片,裸片尺寸为2000μm×2500μm;通过测试,其噪声性能为114e-+18.5e-/pF,能谱分辨率达到4%。本论文的下一步工作是将前端读出电路和数字滤波算法集成在同一块芯片中。