数模转换器(DAC)是数字系统与模拟系统接口的关键部件,也是信号处理系统的重要组成部分,长期以来在通信、视频和音频等领域被广泛应用。不断发展的半导体制造技术和器件为设计采用全NMOS器件的DAC提供了条件。本论文基于对各种DAC系统结构、工作原理与方式的研究、比较、分析,成功地设计出基于TSMC 0.25μm工艺的全NMOS 10位1GSample/S DAC的架构和模拟核心电路。该DAC采用分段式电流舵形式,包括数字部分(寄存器、译码电路、控制电路、时钟)和模拟部分(基准电压源、基准准电流源、电流源阵列、开关阵列),并在此基础上,指定了各模块的功能和工作方式。研究分析了电流源的匹配和有限输出阻抗、开关的导通电阻、注入效应、互补开关同时关断对电流源阵列、开关阵列等重要模块性能的影响,设计出了基于TSMC 0.25μm工艺、全NMOS器件的电流源和开关模块的电路结构,该电路结构具有高匹配性、高输出阻抗的电流源和低导通电阻、非重叠时钟信号控制的互补开关。通过数值计算和仿真,对器件参数和模块电路结构进行了优化,获得了满足性能指标的电流源和开关模块电路结构,确定了分段式编码采用2+8的结构,并基于此结构,得到了全NMOS 10位1GSample/S DAC模拟核心电路结构,应用Cadence、Hspice软件对其进行了模拟仿真,仿真结果为:周期为1ns、输出的满量程电流为29.975mA、DNL小于±0.5LSB、INL小于±1LSB,达到了设计指标,为全NMOS高速高精度数模转换器的进一步研究奠定了理论与技术基础。