随着全球卫星导航系统需求的快速增长，为获得更为精确和可靠的定位等功能，对性能提出了更进一步的要求，而其中导航接收机性能的提升成为关键。由于低成本，易集成和其他市场因素的需求，RF射频接收机可以通过使用和数字处理单元一样的工艺来实现。因此研究基于标准CMOS工艺的RFIC射频集成电路的设计方法尤为重要。作为RF射频前端电路的关键模块之一，低噪声放大器LNA的设计在RFIC电路设计中扮演着重要的角色。在本文中，首先介绍了MOS两端口网络和LNA常用的电路结构，又提出了噪声系数、增益、线性度以及功耗等概念，但多个参数同时获得好的性能是很困难的，因此在设计中需要对相关参数进行折中考虑。接下来针对基于CMOS工艺的源极负反馈电感型共源共栅LNA的拓扑结构介绍了几种设计方法，并详细的对这几种方法进行了分析。本文通过使用功耗约束下噪声和阻抗匹配的设计方法进行LNA电路设计，并且经由Cadence软件进行性能的仿真和验证。在此电路设计中，为了实现功耗约束下噪声和阻抗匹配，通过在射频输入放大管栅极和源极之间并联额外的栅源电容C gs来进行优化设计。由于C gs的加入，引入了一个设计变量，使得在功耗约束下噪声匹配和阻抗匹配有机会同时实现。最后，本文设计的LNA电路通过TSMC0.18μm CMOS工艺进行流片并且最终测试结果表现出了良好的性能。针对市场中多种无线标准以及部分新标准的制定，为了满足单片实现多模多频点电路的接收，本文还对具有双频点接收的LNA电路进行了初步研究。通过继续增加额外栅源电容的方法来实现双频点接收电路。基于功耗约束下噪声和阻抗同时实现匹配的设计方法，在双频点电路中通过开关管来选择工作点频率，同时电路仿真也获得了较好的性能。