将可编程电路做为一个IP核嵌入到SOC系统中对于降低SOC产品的开发风险,增强其市场适应能力以及延长产品生命周期等方面都有益处。带有可编程核的SOC称为SOPC。通常可编程核是以版图的方式嵌入SOPC设计,这就要求所嵌入的可编程核要完全符合SOPC的设计要求。根据SOPC的具体要求自动生成可编程核版图可以大大降低SOPC芯片的开发难度,缩短开发周期。 本文的研究课题是一个从结构级描述到版图的可编程核自动生成器。所生成的可编程核包括由4输入LUT组成的逻辑单元阵列以及全连通的连接盒和基于Universal结构的开关盒,并且可以具有非均匀布线结构。所生成的可编程核版图可以具有不同的宽长比。这个自动生成器读入一个结构描述文件,并对结构描述文件进行综合,得到可编程核的网表。之后对网表进行布图。布图结果可以导入到商用EDA软件中进行自动布线,从而最终得到一个完整可用的版图。同时,生成器也提供了将可编程核嵌入SOPC设计的接口。 本文的研究课题所涉及的主要内容包括从可编程核结构级描述到网表的逻辑综合方法以及以可编程核重复单元为单位的布图方法。其中逻辑综合方法主要包括根据结构描述中指定的布线通道宽度生成布线资源中的基本单元如连接盒、开关盒等。而在布图方法中,提出了一个基于O-tree的带障碍布图算法用于重复单元内部的布图,使得相邻的重复单元的版图可以紧密地拼接在一起,以达到节省版图面积的目的。 利用本文的可编程核自动生成器生成了两个设计实例,分别含有均匀及非均匀布线资源结构。最终得到的可编程核其面积约为一个规模相当的全定制FPGA逻辑单元版图的3倍左右。而完全采用EDA软件自动综合得到的可编程版图面积约为同等规模全定制FPGA版图面积的近7倍。与之相比,本文的自动生成器所生成的可编程核版图更加接近实际应用的要求。此外,本文的设计实例通过可编程核编程电路的设计演示了将自动生成的可编程核嵌入到SOPC设计中的方法。