印刷电路板(PCBs)是电子工业之母,其性能决定了电子产品的质量。其中,嵌入式电容器是新一代PCBs制造的基础。具有高介电常数的聚合物复合材料作为嵌入式电容器的核心电介质,引起了全世界工业界和学术界的高度关注。嵌入式电容器用高介电聚合物复合材料应具有突出的综合性能,表现在高介电常数、低介电损耗和高能量密度。陶瓷/聚合物和导体/聚合物复合材料常用作嵌入式电容器的介电材料。大量研究表明,陶瓷/聚合物和导体/聚合物复合材料分别存在功能体含量高、介电常数低和介电损耗高、击穿强度低的瓶颈问题,因此,制备兼具高介电常数、低介电损耗的高能量密度电介质复合材料具有重要意义。本文的研究内容主要包括以下两部分:首先,本文从具有负介电常数的导电层(C),具有正介电常数的介电层(D)和绝缘层(I)三种组成层出发,制备了六种不同空间堆叠顺序的多层结构复合材料(DCI、CDI、IDCI、DCICD、DCIDC 和 CDIDC)。其中,C 层为石墨/聚偏二氟乙烯,D层为还原氧化石墨烯-铌酸钾钠/氰酸酯树脂,I层是氮化硼/氰酸酯树脂。深入讨论了三层、四层和五层结构的相对位置和空间堆叠顺序对多层复合材料的介电常数、介电损耗、击穿强度和能量密度的影响。研究结果表明,CDIDC具有突出的综合性能,不仅兼具高介电常数(347,100Hz)、低介电损耗(0.009,100Hz)和极大的介电比(38556),而且与传统导体/聚合物复合材料相比,CDIDC的击穿强度和能量密度分别提高了 105%和356%。结构与性能的关系规律研究表明,击穿强度主要取决于Ⅰ层的位置;而当Ⅰ层的位置固定时,介电常数主要由C层和D层的顺序控制。其次,本文从DCICD、DCIDC和CDIDC三种五层结构复合材料出发,保持1层的组成、厚度和位置不变,制备了 C:D层厚比(记为h)为别为1:9、3:7、5:5、7:3、9:1的五组多层结构复合材料,发现随着h的增加,相同堆叠顺序的五层复合材料的介电常数逐渐增加,击穿强度逐渐减小。当h为9:1时,CDIDC结构复合材料具有最高的介电常数(886,100Hz)和最大的介电比(42442),且击穿强度和能量密度分别为D层复合材料的1.72倍和8.2倍。这些结果表明,调节C层和D层厚度,可以得到介电常数大幅度提高且兼顾高击穿强度的高能量密度电介质材料。