论文部分内容阅读
近年来多核芯片在数据处理方面的作用越来越重要,随着半导体工艺技术的飞速发展,单个芯片上集成的IP核数目已经达到几十甚至上百。片上网络的出现解决了传统总线结构遇到的性能瓶颈问题,并已经成为设计多核芯片和多核处理器的主流互连方案。三维集成技术增加了芯片在垂直方向的堆叠扩展能力,突破了芯片布局平面化的限制。三维片上网络同时继承了片上网络和三维集成的优点,成为设计未来千核处理器的理想互连方案。然而由于三维集成TSV技术尚不成熟,TSV的大规模使用会导致芯片的成品率降低。因此本论文的研究重点是设计面向千核的低密度层间互连的三维片上网络拓扑结构。本文首先介绍三维片上网络的研究背景和发展现状,归纳并分析三维片上网络的多种层间互连技术,简述最具应用前景的硅穿孔的制作过程,封装工艺以及基于硅穿孔实现的三维芯片层间通信方式。随后对常见的二维片上网络拓扑结构以及基于这些拓扑结构扩展而成的三维片上网络拓扑结构进行总结。针对因TSV制造技术不成熟而引起的三维片上网络制造成本高,成品率低的问题,本文以提高层间互连效率为目的,提出一种混合共享垂直链路的层间互连方案。该方案与层间全互连方案相比,能够将层间TSV数目减少50%,可有效提高芯片的成品率,并显著降低芯片的面积和功耗开销。为解决千核片上网络的集成问题,在混合共享垂直链路层间互连方案的基础上,我们以满足千核网络性能需求,以及提高网络扩展能力为目的,提出一种低密度层间互连且易于扩展的三维片上网络拓扑结构Hcluster。Hcluster通过层间共享链路的方式在不影响网络进行最短路由的前提下,可提高TSV的利用率和层间互连效率。同时为了提高分组路由传输效率,我们为Hcluster设计了基于维序路由改进的高效无死锁路由算法。最后利用OPNET仿真软件搭建仿真平台对Hcluster进行仿真和分析,仿真结果表明Hcluster能够同时提高芯片成品率和芯片的整体时延和吞吐性能,而且具有很好的扩展性。