论文部分内容阅读
通用验证方法学(UVM)现今已被业界广泛应用于数字芯片的验证过程。由于现有的验证平台仅适配支持单存储器的主机控制器,且兼容支持三种存储设备的主机控制器芯片的验证过程复杂度较大并充满挑战,因此需要设计相匹配的验证平台,并对该主机控制器进行完备且高效的功能性验证。针对上述情况,本文对涉及到的三种存储卡协议进行研究,深入分析主机控制器的设计细节,提取测试要点,搭建基于UVM验证方法学的验证平台。本文改进了仅支持单一存储器主机控制器的验证平台中的验证知识产权核(VIP)的接口设计,通过对关键验证组件的增量开发以满足兼容三种协议的需求。此外考虑到后续版本迭代,本文利用UVM中的回调机制、工厂机制、配置机制等为验证组件设计了通用接口,提高了验证平台的可复用性。本文还基于System Verilog语言构建了模拟主机控制器功能的参考模型,并对兼容多存储器的主机控制器进行以覆盖率驱动为导向的完备验证。本文所搭建的验证平台成功在后续版本迭代中复用,复用代码量达到近85%。此外,经过大量迭代测试,本文验证结果中代码覆盖率高于98%、功能覆盖率达到100%,均符合设计要求指标,为后续成功投片提供了质量保证。