在数字通信系统中可靠和快速往往是一对矛盾，若要快速，则必然使得每个码元所占的时间缩短、波形变窄、能量减少，从而在受到干扰后产生错误的可能性增加，传送消息的速率变慢。如何较合理地解决可靠性和速度这一对矛盾，是正确设计一个通信系统的关键问题之一。 本文详细介绍了信道编码中使用较多的循环码，BCH码和RS码的基本概念，同时对RS码的编译码算法进行了计算机模拟仿真。把著名的RS码迭代译码算法进行了一定的修改，使其具有很多的重复和递归结构，然后用基于VHDL的CPLD/FPGA技术流水线型实现。结果表明这个通过流水线型处理的系统在获取高的译码速度方面有很大的优势，并且它能同时纠通信信道中的随机错和突发错。这样就较好地解决了这个问题。 本文同时给出了可编程逻辑器件一般使用流程。文章的最后对当今最为热门的两种码卷积码和TURBO码也作了一些介绍。