模数转换器在数据采集系统中占有不可撼动地位,应国家对集成电路国产化设计的需求,国内研究所和芯片制造商投身于ADC的研发之中,然而,国内厂商对于ADC的性能测试和应用验证方面经验尚未不足。因此,受国内某芯片制造厂商委托,本单位利用技术经验对其研发的高性能模数转换芯片MBxxxx进行拉偏测试和应用验证,一方面,拉偏测试可以对ADC的性能进行更为全面的测试,为器件手册的编写和用户使用提供参考;另一方面,应用验证可以为用户提供使用较低采样率的国产ADC搭建更高采样率数据采集系统的方法。本文的主要内容分为应用验证和拉偏设计两个部分:一、应用验证:首先,通过时间交替采样技术,使用两片采样率为2GSPS的国产ADC芯片交替采样,实现采样率为4GSPS,分辨率为12bit的采样率倍增应用验证模块设计。包括对宽带多路驱动电路设计,多相采样时钟电路设计,同步复位电路设计等;然后对高速数据流进行数据接收和处理以扩充数据采集模块的功能。主要设计了基于IDDR的数据降速模块和基于FIFO的数据缓存模块,完成数据拼合、数字触发、并行抽点和峰值检测的功能,以实现波形的正确显示;最后,研究TIADC系统的系统误差估计与校准方法。通过正弦拟合算法对TIADC系统的三种误差分别进行估计,并通过模拟校正和数字后校正相结合的方法对偏置、增益和时间误差进行校正。二、拉偏设计:首先,根据拉偏设计板中需求项拉偏的范围和步进对拉偏电路进行设计,通过可程控方式实现对采样时钟、共模电压和供电电压的高精度拉偏;再对拉偏测试中ADC的性能进行测量。包括对芯片的动态特性参数和静态特性参数进行测试,并对国内外兼容ADC芯片的性能变化曲线进行对比。实验结果表明,本文通过TIADC技术构建的采样率倍增应用验证模块经过误差校正后,系统采样率可达4GSPS,有效位数高达9.08bit,满足设计指标需求,可为用户设计高采样率的采集模块提供参考;本文设计的拉偏测试方法可以对需求项进行误差范围小于10%的高精度拉偏,从性能变化曲线可以得出国产ADC的推荐工作条件。此外,通过国内外ADC的性能变化曲线对比,可以帮助用户和生产厂家进一步了解国产ADC的性能。