论文部分内容阅读
随着现代通信技术的飞速发展，基带信号处理的算法变的更加复杂，运算量也随之增加。多核并行是满足基带信号的复杂算法的理想架构，因此研究怎么采用多核并行来满足通信系统中计算量比较大的计算节点的计算需求是有意义的。Turbo码在现代通信系统中有着广泛的应用，是信道译码中最为常用的一种译码算法；研究Turbo码的并行实现对通信系统的发展有着积极的推动作用。基于通用多核处理器和硬件加速器的异构多核架构是现代通信系统中常用多核架构，研究这种异构多核架构有助于提高通信系统中的数据处理速率。依托国家科技重大专项“面向IMT-Advanced新型基带处理共性技术研究”，本文研究和实现了Turbo码并行译码器以及异构多核处理单元。本文的主要内容和成果有：（1）研究了Turbo码的MAP系列译码算法的推导过程，在此基础上研究了基于无数据交叠的Turbo并行译码算法。针对LTE协议标准中规定的188种帧长的Turbo码，采用m语言完成帧长可变的Turbo译码算法串并行仿真。两种译码算法的仿真都采用MAX-LOG-MAP译码算法，在相同的量化方案下，与串行算法相比，并行译码算法虽然有一定的性能损失，但依然能够满足译码性能的要求。（2）设计了Turbo并行译码器的顶层架构。基于先计算-后存储的模式设计了QPP交织器，并用流水电路实现了QPP交织器；设计和实现了SISO软译码单元内各个子单元的流水电路，设计了译码器的其它功能单元并最终完成整个并行译码器地设计。在FPGA开发板上对设计的Turbo并行译码器进行验证和测试。（3）在研究了常用计算节点的基础上，采用Turbo并行译码器和microblaze嵌入式通用处理器核相结合的方式设计了异构多核处理单元，并设计了相应的网络接口，在规模为2*2的片上网络对设计的异构多核处理单元和网络接口进行测试，并在FPGA开发板上对整个片上网络系统进行测试和验证。