论文部分内容阅读
PCIe (Peripheral Component Interconnect Express)是第三代高速串行IO总线,被广泛应用在计算机和通信系统中。物理层位于PCIe层次的最低层,细分为MAC层(Media Access Control),PCS层(Physical Coding Sublayer)和PMA(Physical Media Attachment)层,其中MAC层和PCS层属于物理层的逻辑设计部分,连接数据链路层和PMA层,在系统结构中占有举足轻重的地位。本文基于PCIe 2.0协议,完成MAC层数据通路和PCS层设计,工作模式为1x/4x,支持5GT/s(Giga Transmission per second,千兆传输／秒)全速率和2.5GT/s的半速率模式,兼容PCIe1.0协议。在深入研宄协议的基础上,本文首先对总线的层次架构进行说明,包括事务层、数据链路层和物理层的基本功能和各层数据包格式等。然后从MAC层、PCS层和PIPE接口(PHY Interface for the PCIe Architecture)三个方面展开,分析相关技术内容。电路设计分为MAC层设计和PCS层设计两个部分,其中MAC层设计分为发射通路和接收通路两个部分,涵盖了数据包封装拆解、字节拆分合并、加扰解扰、通道对齐、通道反转等模块。PCS层设计包括8B/10B编解码、弹性缓冲器和电源管理等模块。本文从modelsim功能仿真、DC综合和FPGA验证三个方面对设计展开验证分析。其中,使用modelsim软件分别对子模块和环路连接进行功能和接口验证；采用Design Compiler工具,SMIC40nm工艺,在300Mhz时钟频率下,分别对MAC层和PCS层的RTL代码进行综合,综合后面积分别为0.02mm2和0.025mm2,功耗分别为3.5113mW和2.3358mW；使用ATLYS开发板中的FPGA进行资源分析和功能验证,验证结果表明满足设计要求。