论文部分内容阅读
硅基MOS器件特征尺寸的持续按比例缩小，推动着半导体集成电路产业不断向前发展。但是，随着器件尺寸进入纳米尺度，MOS器件的按比例缩小面临着众多的困难与挑战，单纯依靠对平面器件的结构和材料进行优化已经越来越难以满足电路性能的要求，因此新型多栅结构器件极有可能在未来的集成电路中得到实际应用。在众多的新型多栅器件结构中，围栅硅纳米线器件结构由于具有很强的栅控能力和良好的输运特性，被视为是可以将MOS器件尺寸缩短到未来亚10 nm集成电路应用的理想器件结构之一。但是，与平面器件结构相比，高性能围栅硅纳米线器件的制备工艺更加困难，是这种器件结构进入实际应用的瓶颈问题之一。其中一个技术难点是如何在整个硅片上有效制备出高质量硅纳米线。此外，由于围栅硅纳米线器件具有的独特器件结构和优异电学特性，在逻辑/模拟和存储领域都有广阔的应用前景，需要在研究围栅硅纳米线器件关键制备技术和工艺集成的基础上，通过电路模块和存储单元的制备进行实验验证，为这种器件结构在未来集成电路领域的实用化提供参考。本论文正是在此背景下，围绕围栅硅纳米线器件的关键制备技术、工艺集成和应用研究展开。
针对如何采用与CMOS兼容的应力限制氧化技术有效制备高质量硅纳米线开展系统实验研究：第一，研究具有圆形截面的小尺寸硅纳米线制备工艺，使围栅器件的沟道能够消除拐角效应；第二，研究具有较低线边缘/宽度粗糙度(LER/LWR)的纳米线制备工艺，减小LER/LWR引起的器件性能退化和涨落。针对第一个关键工艺，系统研究初始硅条形状、湿氧氧化温度和氧化时间对硅纳米线截面形状的影响。得到以下主要结论：(1)高温湿氧氧化有利于有效形成圆形硅纳米线，这是因为高温下，氧化延迟效应对硅条尖角处氧化速度的影响变小了，晶面对硅条氧化速度的影响也减弱了。在950℃下，成功制备出直径分别为5 nm和10 nm的圆形硅纳米线，并得到采用湿氧氧化技术制备圆形纳米线的工艺窗口。(2)在950℃下，通过改变初始硅条的形状和氧化时间，制备出截面形状分别为五边形、三角形和圆形的硅纳米线。针对第二个关键工艺，系统研究硅细线条的制备方法、应力限制氧化工艺和纳米线晶向对纳米线LER/LWR特性的影响。得到以下主要结论：(1)应力限制氧化与侧墙工艺相结合是制备具有良好LER/LWR特性纳米线的优选方法。(2)纳米线的晶向对应力限制氧化制备出硅纳米线的LER/LWR影响不大。所以在采用混合晶向技术提高硅纳米线器件性能时，可以忽略晶向对纳米线LER/LWR的影响。
采用有利于高效形成高质量硅纳米线的湿氧氧化技术，分别基于先做栅(gate-first)和后做栅(gate-last)两种工艺集成方案制备出性能优良的围栅硅纳米线MOSFET。NMOS的亚阈值斜率(SS)和漏感应势垒降低效应(DIBL)分别为66 mV/dec和7 mV/V，PMOS的亚阈值斜率(SS)和漏感应势垒降低效应(DIBL)分别为66 mV/dec和9 mV/V。在此基础上，首次基于围栅硅纳米线MOSFET构建了电流镜电路模块，其输出阻抗很大，电流匹配精度较高，显示出该器件结构在电路领域的良好应用前景。
采用一种与传统CMOS工艺相兼容的简单工艺集成方案，在体硅衬底上制备出阈值电压窗口为2.5V的围栅硅纳米线SONOS存储器件，并研究了寄生底管对体硅衬底硅纳米线SONOS器件存储性能的影响，为体硅衬底上高密度高性能存储器件的制备提供依据。