数字信号处理问题无处不在。信息科学已渗透到所有现代自然科学和社会科学领域。二十世纪八十年代以来,随着集成电路技术的飞速发展,使得硬件处理数字信号得以实现,从而加速了整个数字信号处理领域的发展。由此催生出的许多高速小型专用数字信号处理芯片使得数字信号处理技术的优点得到充分的发挥,其中最重要的是专用的数字信号处理芯片(DSP芯片)。现如今,工业界主流的数字信号处理方案有:专用DSP芯片和ASIC;可编程DSP芯片;FPGA芯片。其中,DSP芯片以其高性能、低功耗和高性价比在各个应用领域发挥着越来越重要的作用。随着现代信息产业的逐步发展,许多应用系统逐渐由软件系统处理数字信号向硬件系统处理数字信号的方向过渡,而DSP芯片就是实现这一过渡的核心技术,因此其对数字信号处理技术的发展有重要意义。而硬件电路中乘法器和加法器的性能决定了DSP芯片的性能,也就决定了这个信号处理系统处理信号的能力。本论文通过对现有乘法器的研究和总结,优化乘法器算法,分别使用基4改进型波兹编码生成部分积方法和Wallace Tree压缩部分积方法设计了两款16bit*16bit的高速乘法器。验证后实现了功能正确,性能良好的设计目的。设计一款使用基4改进型波兹编码乘法器,优化部分积产生方式,减少了部分积的数目,从而提升整个电路的性能。设计一款使用Wallace Tree乘法器,进一步在波兹编码的基础上优化部分积产生方式,在波兹编码阶段使用了按位编码的方式,并且引入了五选一电路方便电路设计。在Wallace Tree压缩过程中引入了5-3压缩方式,减少了压缩层数,提高了压缩效率。最后两个32位数据相加时采用了平方根选择进位加法器,减少了延时。为乘法器设计一条反相器链,提升这个电路驱动负载的能力。Wallace Tree乘法器最后的延时达到4.752ns,面积达到3878.44平方微米,比原有波兹编码乘法器性能有很大的提升。