随着片上系统的密度越来越高,现代应用需要越来越多的存储器模块,其占据了芯片相当一部分面积。随着工艺尺寸的缩减,辐射导致的单粒子效应对集成电路的损伤在持续增加。当这些粒子入射半导体器件的时序电路时,晶体管的漏斗效应和寄生效应使得总电荷量倍增,从而产生足够的能量,使得随机存取存储器(SRAM)的逻辑值发生翻转,这种现象被称作单粒子翻转。由于纳米工艺尺寸缩减,工作电压降低,导致翻转所需的临界电荷量随之减少,先进的半导体技术对辐射引发的软错误愈发敏感。而SRAM单元占据了现代处理器和片上系统的近90%的区域,因此,在设计具有鲁棒性的系统时,针对SRAM单元的防护和加固必不可少。为提升电路对单粒子翻转效应的加固能力,本文深入研究了纳米尺度下CMOS集成电路的单粒子效应加固技术,提出了一种低功耗高可靠性的多节点翻转加固方案,主要工作如下:本文提出了一种具有软错误自恢复能力的12管SRAM单元,该单元精简了常用的存取管,并且内部包含稳定结构,因此具有高鲁棒性、低功耗的优点。在65nm CMOS工艺下,该结构能够完全容忍单节点翻转,容忍双节点翻转的比例是64.29%。与经典的抗辐射加固单元DICE单元相比时,该结构双节点翻转率降低了30.96%。该单元的操作电流以及功耗性能较优,与其他抗辐射加固SRAM单元(如DICE、Quatro单元等)相比,该单元的读操作电流平均下降了77.91%,动态功耗平均下降了60.21%,静态电流平均下降了44.60%,亚阈值泄漏电流平均下降了27.49%,故本文提出的单元适用于低功耗的应用场合。并且在稳定性方面,面对噪声、电压、工艺等环境波动时,本文所提出的单元都具有良好的稳定性。