论文部分内容阅读
Si基电子器件的发展不再遵循摩尔规律:随着器件尺寸的缩小,短沟道效应发生,器件的电学性能退化。二维材料具备原子级厚度和平整度等结构优势,有望替代Si半导体成为新的沟道材料,在电子学应用领域展现出巨大的潜力。本文基于TMDs和InSe两种二维材料,围绕2D FET的电学性能优化和二维材料在电子逻辑器件中的拓展性应用展开研究。第一章和第二章,先简要介绍了二维材料的研究现状,重点关注了TMDs和InSe的基本物理性质。然后总结了2D FET电学性能优化的4种可行性方案:1、选择具备高迁移率特性的沟道材料;2、缩小器件尺寸;3、选择合适厚度的氧化层材料;4、改善接触工艺,降低接触电阻。另外还介绍了2D FET的制备工艺和测试方法。第三章主要研究了 InSe在低温真空和室温空气两种测试环境中的电学性质变化。并且比较了不同衬底上InSe的电学性能差异:利用Si02作为衬底,InSe的电子迁移率是471 cm2v-1s-1,开态电流大约是10 μA;而利用h-BN作为衬底,InSe的电子迁移率可以提高到931 cm2-1s-1,开态电流达到20μA。这是因为h-BN和InSe具有类似的结构,能够屏蔽大部分的载流子散射作用,和减轻InSe下表面的氧化反应程度,进而改善了InSe的电学性能。之后通过总结InSe的结构和性能参数:室温下迁移率接近103 cm2v-1s-1,薄层带隙大约为1.4 eV,电子有效质量较轻(m*=0.143m0),相对介电常数为7。当InSe作为沟道材料时,能够获得具备高迁移率、高开关比、低漏电流等高性能2D FET器件。第四章主要研究了InSe FET电学性能优化的具体策略,包括:选择high-K材料作为介电层、缩小器件尺寸和降低接触电阻。重点关注通过缩小器件尺寸提升InSe FET的电学性能,具体方案设计如下:1、利用Ag纳米线作为掩模版,直接获得长度100 nm以下的沟道;2、利用Ag纳米线作为局域栅电极材料,先通过全局栅调节InSe至金属态,再通过局域栅调制金属态InSe的开关性能,获得有效长度100 nm以下的沟道。但两种方案并未提高器件的开态电流密度,这主要是因为方案1的器件结构和制备工艺存在局限性,以及方案2制备的短沟道器件受到金属态InSe中载流子浓度的限制。同时发现在缩小沟道长度过程中,InSe FET的接触电阻是阻碍电学性能进一步提升的关键因素。第五章提出了通过降低接触电阻提升InSe FET开态电流密度的有效方案。首先发现了InSe金属接触存在界面间的钉扎效应和接触电阻大的问题,然后利用石墨烯作为中间层改善InSe接触,降低接触电阻。具体实现方案有以下2种:1、利用PDMS干法转移制备InSe石墨烯接触器件,迁移率达到1200 cm2v-1s-1以上,开关比>107,开态电流密度从InSe金属接触的不足0.1mA/μm提高到0.56 mA/μm,漏电流至nA量级;2、利用PVA湿法转移制备InSe石墨烯接触器件,迁移率是877 cm2v-1s-1,开态电流密度进一步提高到0.83 mA/μm,漏电流至10-1nA量级。所以,利用石墨烯作为中间层材料可以有效改善InSe FET接触,降低接触电阻,其器件的电学性能符合ITRS 2017规定的晶体管参数标准。第六章主要研究了基于TMDs的S-型NDR器件的实现方案和诱导机制。我们发现在金属/TMDs/金属垂直结构中可以稳定的观测到NDR现象,并且利用焦耳加热效应引起的热反馈机制对这种现象进行理论拟合和机制解释。最后总结了本文所有的研究内容,讨论了研究过程中还存在的问题,并展望了相关领域的发展前景。