在嵌入式系统快速发展的今天，随着手持式和便携式电子产品功能的日益丰富，对于高性能计算以及高速存储的需求越来越高，为了满足功能和性能上的需求，以往用于台式电脑甚至服务器上的存储技术逐渐应用在嵌入式系统中，DDR是双数据速率同步动态随机存储器，已经成为高性能SoC（System-on-Chip）系统的主流配置，广泛应用于嵌入式系统中。不同于桌面设备的系统，嵌入式系统对于芯片面积和功耗都有更加严格的要求，所以对于DDR控制器的设计要做到性能和功耗的平衡，以满足便携式设备的需求。　　 本论文以高性能SoC处理器SEP0611为基础，对于仿真功耗结果和实际测试功耗结果做了深入分析，DDR系统的功耗占据整个系统功耗40％的比例。本论文从DDR控制器本身的动态功耗和外部存储器DRAM功耗两个角度分别做了优化。对于DDR控制器本身的动态功耗，采用了模块级门控时钟的方法，针对控制器内部的工作方式，手动插入时钟门控单元。对于外部存储器DRAM的功耗优化，加入调度机制使其在空闲时段尽可能进入低功耗模式，为此提供三种方式，分别为软件控制、硬件接口控制和自动控制。软件控制针对上层软件和操作系统，为软硬件结合控制提供了可能;硬件接口控制用于配合整个系统的低功耗模式切换，协助完成系统级的低功耗优化;自动控制通过内部电路监控DDR控制器内部工作状态，在空闲时段自动驱动DRAM进入低功耗模式，当访问请求再次出现时驱动DRAM退出低功耗模式。　　 本论文的最后给出了一些优化的结果，应用模块级门控时钟对DDR控制器功耗优化效果和应用场景密切相关，在视频解码的场景下功耗降低23％。同时在视频解码的场景下，应用自动进入/退出低功耗模式的调度机制后外部DRAM功耗降低35％。