为了消除由于图象的预测、补偿、变换和量化引起的块效应，新的视频编解码标准H.264/AVC中引入了环路滤波器。环路滤波器有效的解决了编解码过程中图像产生的块效应。目前，国内外一些机构提出了一维环路滤波器的结构，提高了解码后的图像质量。但是，由于环路滤波器的算法比较复杂，这些一维环路滤波器依次对图像的垂直边界和水平边界进行滤波处理，所以滤波处理速度比较慢，对外部memory的访问次数也比较多。 本篇论文根据协议中对滤波器设计的算法要求，描述了目前提出的一维环路滤波器的实现结构，通过对标准中滤波顺序进行调整，提出了一种将垂直边界和水平边界并行滤波的二维环路滤波器结构。这种二维环路滤波器结构采用两个一维滤波单元同时对图像block的垂直边界和水平边界进行滤波处理，提高了滤波处理的速度，减少了对memory的访问次数。论文还介绍了二维环路滤波器滤波过程中数据存储结构。 二维环路滤波器结构用verilog语言描述，并用Synopsys公司的工具VCS、DC对该二维环路滤波器进行仿真和综合。实验结果表明，这种二维环路滤波器满足协议的规范，提高了解码后的图像质量。由于这种结构结合了pipeline的流水线安排，滤波处理的速度提高了19﹪～65﹪，并减少了对外部memory的访问次数，且综合后的面积只是一维滤波器的46﹪～78﹪。