论文部分内容阅读
如今的数字电子系统,大量地采用了诸如PGA、BGA等高度封装器件,使得PCB上各器件之间的连线间距越来越细密。同时,数字系统中可供测试的结点间距亦越来越小,有的甚至成为隐性的不可达结点,使得基于探针的传统测试方法将难堪重任。随着电子技术的飞速发展,电路板测试技术出现了重大变革,一项新的电路PCB板上的IC之间的互连测试技术在20世纪末诞生并且得到了迅速广泛的应用。这项测试技术就是IEE1149.1标准,又称JTAG规范规定的边界扫描测试技术。JTAG规范不仅推动了可测性设计的发展,大大降低了电路板测试的成本和时间,而且为芯片内部寄存器提供了一种方便有效的“下载”和“读取”方式。JTAG即IEEE1149.1标准,只需5根引脚就可以实现数据的传输功能。它不但能测试各种集成电路芯片,也能测试芯片内各类宏单元,还能测试相应的印刷板电路。作为一种结构插入的可测性设计技术,边界扫描测试技术将边界扫描测试单元(Boundery-scan Cell,BSC)插在集成电路内部每一个输入输出引脚上。BSC的作用就相当于施加测试激励和观察测试响应的内建虚拟测试探头。本文通过对JTAG进行深入的研究,提出了一种实现JTAG结构的具体方法,实现了JTAG芯片设计。首先建立了基于Verilog的JTAG软核的RTL级模型,之后又实现了JTAG软核的逻辑综合和版图设计。本文的主要工作分为如下几个部分:(1)边界扫描技术的研究;(2)JTAG的Verilog模型的建立与验证;(3)JTAG软核的逻辑综合;(4)JTAG版图设计。设计结果表明整个边界扫描测试系统工作完好,符合设计目标。本文的特点是紧扣IEEE1149.1标准,并对JTAG进行RTL级建模和仿真以及首次对JTAG指令进行了分析,得出JTAG软核的基础测试满足设计要求;并以JTAG芯片的整个设计流程为主线,研究和讨论了JTAG芯片的设计思路与方法以及ASIC芯片设计中的关键技术。本文的创新点在于完整而清晰地呈现了JTAG芯片的整个设计流程,对于以后其他ASIC芯片设计有很好的实用价值和指导意义。