随着信息化的不断发展,人类社会对于多媒体尤其是视频信息的需求不断增多,视频在会议、网络点播等诸多应用领域得到快速发展,在此同时,对视频质量的要求也在不断提高。视频数量的急剧增加以及视频质量需求的提高,使得视频存储以及传输的数据量急剧增大,但是网络带宽以及存储空间是有限的,因此实现视频的高效存储和传输成为实时视频处理的一个关键问题。通过H.264技术的高压缩率,极大减小了视频的存储和传输过程中占用的资源,但是,其高压缩比是通过大量的运算获得的,会增加系统的运行时间。现在,FPGA技术的快速发展为实时视频处理提供了良好的解决办法。FPGA等硬件平台高速并行化的特点,以及廉价和具有丰富逻辑资源的新型FPGA器件的出现,为视频压缩的并行化处理提供了良好的条件。论文首先研究了H.264视频编解码标准及其编码原理,重点分析了编码层实现的主要技术以及影响编码效率的关键因素,对本文所要研究及实现的算法原理及实现方法进行了重点介绍,明确了设计过程中所要解决算法中的关键问题。然后阐述了基于FPGA平台设计的一般方法及Handel-C并行化硬件语言,基于该语言相对于传统语言具有实现快速、代码简洁以及适合软件工程师使用的特点,提出了使用该语言的H.264帧内编码设计方法。其次,根据H.264编码层帧内预测内部结构及工作原理,分析了帧内算法及设计流程,设计了帧内预测算法整体的硬件化结构及功能模块接口。随后采用Handel-C设计语言对H.264帧内编码各个主要功能模块进行了详细设计,完成了16×16分块、4×4分块、8×8分块下的帧内各种模式预测和整数变换、量化等模块的设计实现,并将各模块整合以实现模式选择,完成了编码算法中预测、重构以及模式选择等过程。建立设计模块的波形仿真文件,对所设计模块进行功能仿真。同时,在设计中充分利用Handel-C的语句并行化,提高了算法的执行效率。最后对所设计的功能模块进行了模块综合以及仿真验证。经实验结果分析,使用Handel-C可以进行FPGA平台上的H.264算法设计以及实现并可以取得良好的运算性能,验证了该语言在FPGA平台上实现视频压缩部分算法硬件化的可行性。论文工作对以后其他基于Handel-C高级语言的算法硬化设计以及视频算法的并行设计具有借鉴意义。