在近地卫星通信中，LDPC码以其高码率，高编码增益，低误码平层的优越性能受到了广泛关注。而如何利用有限的硬件资源提高LDPC编译码器的吞吐率一直是LDPC码应用于实际系统中必须解决的问题。本文设计并实现一个CCSDS推荐的近地轨道应用LDPC码型的编译码系统的FPGA实现。该编译码系统能在Eb/N0为5dB的AWGN信道下，工作在误码平层区，且吞吐率大于300Mbps。　　本文首先系统地研究了LDPC编译码算法，并针对误码率性能和计算复杂度两个方面对他们进行了比较。根据系统设计要求：高吞吐率、大信噪比下工作，选择结构化编码方法和MSA译码方法完成CCSDS标准下(8176,7154)LDPC码的硬件实现。　　然后根据实际工程情况，针对高速时钟工作的FPGA会存在内存读写差错的情况，提出了一种有内存读写错误MSA模型。验证了该模型满足对称性条件，并利用密度进化算法对该模型进行了分析。分析结果表明内存读写错误会使MSA算法噪声功率门限降低；收敛所需迭代次数增加，误码平层上升且不低于内存读写错误率。并且根据新模型确定了译码器参数，验证了采用该参数时，译码器在有内存读写差错时能正常工作，且工作性能符合设计要求。　　最后，设计了高吞吐率的LDPC编译码器。利用SRAA（ShiftRegisterAdditiveAccumulator）设计了支持连续数据输入的编码器。设计实现了7?16列并行度、7?2行并行度的译码器。在译码器设计过程中采用并行串行电路分离的方法极大的提高了译码器吞吐率。同时提出了一种用循环存储解决内存冲突的方法，节省了硬件开销。最终将编码器输出经AWGN仿真模块送入译码器。在Eb/N0=5dB条件下仿真未发现误码。