论文部分内容阅读
自Turbo码发明和LDPC(Low-Density Parity-Check Codes)码的重新发现后，迭代译码方法越来越受到人们的关注，迭代方法的思想已不仅局限于编解码领域中，在同步、均衡和信道估计等领域也有了新的研究。迭代译码方法的一个关键方面就是要考虑译码性能和实现的复杂性之间的权衡问题。对于LDPC码和Turbo码来说，最优的译码算法能提供最好的性能，然而由于其计算的高复杂性限制了它们在下一代数字通信系统中的广泛应用，尽管在一些文献中已给出了一些次优的低复杂性译码算法，但它们的译码性能较最优算法之间还存在着差别，且在一定情况下，差异将相当大。本文主要考察了LDPC码和Turbo码译码算法的改进以及它们的VLSI设计方面：对于LDPC码，首先总结了已有的一些编码和构造方法。然后分别比较了几种简化译码算法：λ-min、BP-based、APP-based、APP和原BP算法之间的性能差别，针对改进的译码算法：补偿λ-min算法中的参数一偏移因子β，采用了仿真的确定方法，得到β的最优值为0.35(对本文给出的码集，如果码集不同，β的最优值将有差别)。在VLSI设计方面，给出LDPC码的一种可变译码架构设计，这种结构是在串行结构的基础上，通过调整并行处理因子M的值，来提高译码速度。文中给出了译码复杂性、存储器占用情况、输出吞吐量以及适合这种结构的校验矩阵应满足的条件。对于Turbo码，简要地回顾了已有的一些译码算法：MAP、Max-Log-MAP、Log-MAP和SOVA算法，然后分析了它们的计算复杂性，以及译码算法之间的相同性和差异性，基于此提出了一种新的算法—误差平方和最小的线性近似算法，对此算法作了理论推导，给出了性能结果；接着，我们考察了影响Turbo码性能的关键参数：编码约束度、译码迭代次数、交织器长度、编码速率和译码算法等。通过对其性能的仿真，总结了在进行Turbo码设计时，选取这些参数的原则和方法。在VLSI设计方面，我们给出了量化位数的影响，确定了最优的量化方案，并考察了主窗和保护窗对实时译码算法性能的影响，分析了实时译码算法的存储器占用情况，最后结合3GPP Turbo码进行了VLSI设计，给出性能结果。