铁路信号计算机联锁系统是在铁路信号控制领域，实现对车站信号设备控制，用以保障行车安全和提高运输效率的控制系统。目前，在铁路车站信号控制领域，应用最广的是6502电气集中和以继电器为执行机构的计算机联锁系统。而电子化计算机联锁系统则起步较晚，系统执行单元结构设计需进一步改善和提高，因此研究和采用智能化执表系统是未来计算机联锁系统的发展方向。 本文以铁路车站信号电子执表系统的研究与应用为工程背景，提出在计算机联锁系统中构建执表系统，并设计了系统核心嵌入式安全容错处理器，分析了安全容错处理器的可靠性、安全性。论文以铁路车站信号电子执表系统为研究对象，对系统核心处理器进行了下述研究和设计工作： 1．在大量收集阅读相关文献和资料的基础上，对铁路计算机联锁系统及其执表层的发展现状进行了综述，分析和提出了构建电子化执表系统以及设计系统的嵌入式安全容错处理器的重要性和必要性。 2．从冗余容错技术的角度出发，在分析现有一般联锁系统体系结构层次的基础上分析了车站信号电子执表系统二乘二取二的系统体系结构、主要技术功能以及系统的技术性能基础。 3．对冗余容错技术、故障诊断技术进行了研究，给出了嵌入式安全容错处理器的软硬件实现方法。 4．研究了系统可靠性理论，分析了设计的嵌入式安全容错处理器的可靠性与安全性。 最后，在上述科研工作的基础上，得出这种具有嵌入式安全容错处理器设计的车站信号电子执表系统符合新时期铁路运营和提速的需要。